設計開発 または プロセス開発 を含む転職求人一覧
-
- 業種
- 半導体メーカー
- 職種
- 設計開発、半導体設計、生産技術、プロセス開発
上場企業
大手企業
管理職・マネージャー
英語力が必要
土日祝休み
- 仕事内容：
- ・新製品開発におけるテストエンジニアのチームを管理し、リードする
（コンセプトからテスト計画、HW設計、SW開発、認定、サンプリング、検証、生産リリースまで）
・最新のATEプラットフォームに関する豊富な知識/テストコスト削減技術に関する実務
・テストコスト削減目標を達成するための革新的な改善でチームを導く
・チーム内の技術革新とプロセス改善を推進
・チーム内の人材育成を推進する
・クロスファンクション開発チームとの成果物の整合性の確保
-
- 業種
- 半導体メーカー
- 職種
- 生産技術、プロセス開発、品質管理・品質保証
上場企業
大手企業
管理職・マネージャー
英語力が必要
土日祝休み
- 仕事内容：
- 甲府工場の品質マネジメントシステムの立上げ，確立
甲府工場における品質管理，品質改善業務
- 品質指標の監視と改善
- 品質改善プロジェクト管理
- 品質監査の対応（内部、顧客，外部）
- 品質コアツールの運用（FMEA, SPC, MSA等）
- 出荷品質の確保
-
- 業種
- 半導体メーカー
- 職種
- 設計開発、プロセス開発
- 仕事内容：
- ・SiCおよびIGBTの新製品開発をコンセプトから生産までリードし、予定通りのリリースと技術仕様を満たすことを保証する
・製品開発計画の実行を監督し、プロジェクトの進捗、リソース配分、リスク管理を監視する
・技術マーケティングおよびアプリケーションチームと密接に協力し、製品開発の優先順位を管理し、主要顧客のマイルストーンを確実に達成する。また、生産歩留まりと品質向上、製品ライフサイクル（PCNプロセス）を担当するサステイニングPEチームを率いる
・経験豊富な製品エンジニアのチームを管理し、技術指導を行い、ベストプラクティスを導入し、製品開発のあらゆる側面において継続的な改善を推進する
・製品予算を管理し、プロジェクトがコストとスケジュールの制約内で納品されるようにする
・部門横断的な会議で製品ラインのニーズを代表し、技術開発、製造、テスト、品質、信頼性を含むさまざまな部門と効果的に協力する
-
- 業種
- 半導体メーカー
- 職種
- 生産技術、プロセス開発
上場企業
大手企業
管理職・マネージャー
英語力が必要
土日祝休み
- 仕事内容：
- 自社前工程国内拠点において、SiCエピタキシャル成長装置立ち上げ、プロセス条件出し、量産化を行います。
-
海外展開あり
上場企業
大手企業
英語力が必要
土日祝休み
- 仕事内容：
- ・SoC、MPU、MCUの設計/アプリケーション/マーケティングチームと連携し、製品の仕様とPMICの要件を理解する
・新しいPMIC製品の要件定義
・SoC/MPU/MCUの要件に関する最新情報の入手
・日本の顧客を訪問して要件を収集し、PMIC製品のプロモーションを行う
・現地のFAEと協力し、顧客のニーズを満たすPMICシステムソリューションを定義する
-
海外展開あり
上場企業
管理職・マネージャー
英語力が必要
リモートワーク可
- 仕事内容：
- マネジャー（管理職、主任、または主幹技師）
【SiCパワーデバイスの製品開発、および、SiC事業立ち上げ】
ルネサスとして注力する新SiC製品・新SiC事業を立ち上げるため、製品仕様策定・設計から、デバイスプロセス開発、
諸特性や信頼性の評価・解析、サプライチェーン確立、製造ライン立ち上げ、量産化までを、グローバルなチームメンバーや
他部門と分担・連携しながら推進して頂きます。
-
- 年収
- 700万円～1,200万円
- 勤務地
- 神奈川県
- 仕事内容：
- Responsibilities:
*Perform the following:
- Chip/Block level floorplan,
- Clock tree synthesis,
- Place & Route,
- RC extraction,
- STA, timing closure,
- IR/EM analysis and fix,
- DRC/LVS/ERC analysis and fix,
- Tape-out sign off.
- Customer on-site support.
-
- 年収
- 700万円～1,200万円
- 勤務地
- 神奈川県
- 仕事内容：
-チップ/ブロック レベル フロアープラニング
-クロックツリー シンシセス
-プレース＆ルーター
-RC エクストラクション
-STA タイミング クロザー
-IR/EM アナリシス 及びフィックス
-DRC/LVS/ERC アナリシス及びフィックス
-テープアウト サインオフ
-APR フローデベロプメント
Responsibilities:
*Physical design implementation
*APR flow development
*Advanced APR solution path finding
-
- 年収
- 700万円～1,200万円
- 勤務地
- 神奈川県
- 仕事内容：
- Report To: Director or Sr. Manager
Role:
*Digital Design Methodology/Flow Development for TSMC advance technologies.
* Responsible for design/technology performance/power/area (PPA) analysis and optimization for TSMC advance technology nodes.
* EDA tools Enablement & Certification
* Customer’s design flow support
Responsibility:
* Design/Technology PPA analysis and optimization
* EDA Tool Enablement & Certification
*Customer’s design flow support
-
- 年収
- 700万円～1,200万円
- 勤務地
- 神奈川県
- 仕事内容：
- - スタンダードセル回路の定義、 スケマテック、レイアウト及び検証からデザインの作成
- 業界標準のシミレーションツール（例えばHspice, Spectre）を用いてのディープサブミクロンCMOSテクノロジーのスケマテックデザインの実施。
- TSMCテクノロジーのベストPPA （Power、Performance、Area：消費電力、性能、チップ面積）に到達するように回路の最適化を行う。
- リーディング・テック・ノードの為の回路パスファインディングとイノベーション
- IoTアプリケーションの為のサブ・スレッシュホールド・ボルテージ回路デザイン
- レイアウトエンジニアと共同でスピード、パワー及びEMIRのアーチテクチャー最適化を行う.
- Define standard cell circuit requirement and complete design from schematic, layout and verification.
- Conduct schematic design of deep-submicron CMOS technologies using industrial standard simulation tool, such as Hspice and/or Spectre.
- Optimize circuit to achieve best PPA for TSMC technology
- Path finding and innovation of circuit design for leading edge tech nodes
- Sub threshold voltage circuit design for IoT application.
- Co-work with layout engineer to define architecture optimized for speed, power, and EMIR.
