募集要項
- 仕事内容
-チップ/ブロック レベル フロアープラニング
-クロックツリー シンシセス
-プレース&ルーター
-RC エクストラクション
-STA タイミング クロザー
-IR/EM アナリシス 及びフィックス
-DRC/LVS/ERC アナリシス及びフィックス
-テープアウト サインオフ
-APR フローデベロプメント
Responsibilities:
*Physical design implementation
*APR flow development
*Advanced APR solution path finding
- ポジション
- 最大手ファンダリーの APR(AUTO PR)/フジカル デザインエンジニア/マネジャー APR
- 応募条件
-
■求める学歴
大学卒以上
■求める経験
- 大卒以上 電気/電子 コンピューターサイエンス 関連学部
- 10年以上の業務経験、デジタルデザイン/デザインフロー/APR チップにインプレ面テーション
- 先端プロセスでの設計開発経験( 28nm 及びそれ以下)
- スクリプト言語(shell, python, TCL)又はC/C++ 経験
- APR ツール(Cadence Innovus, 又はSynopsys IC Compiler II)及び
PPA アナリシス/ブースト 手法の経験
- 良好な顧客志向及びコミニュケーションスキル
- 英語力尚可
望まれる人物像:
- 進んで技術習得、問題解決に取り組む姿勢
- 優れたコミニュケーションスキル、チームプレイヤー
- 物事に対するオーナーシップ、コミットメント
Requirements:
*Education:
- Master or PhD Computer engineering or EE
* APR chip implementation experience with advanced process nodes (28nm and below)
*Familiar with P&R and timing signoff
* Familiar with Script languages (shell, python, TCL) or C/C++
* Fluent in English speaking
*Mathematical is also okay and willing to learn APR and research for new APR flow (Optional)
* Language:
- Proficiency in English is basic requirement. Proficiency in Chinese is a plus.
* Specific Requirement:
- APR Engineer:
Seniority > 5 years.
Full chip integration experience is a plus.
- APR Lead Manager:
Seniority> 15 years.
Experienced with full chip integration/signoff and tape-out management is needed.
■マネジメント経験
不要
- 必要スキル
-
■求める英語レベル詳細
ビジネスレベル
■他の言語スキル
中国語尚可
- 雇用形態
-
正社員
- 転勤
-
無
- 勤務地
-
神奈川県横浜市
- 年収
-
700万円~1,200万円
- 休日休暇
-
週休2日(土日)、祝日休、夏休み、年末年始休
- 担当者メッセージ
-
ビジネス好調な世界最大手のファンダリーでご活躍頂けます。
管理コード