半導体設計 を含む転職求人一覧

検索結果

該当求人:11

表示順:

11 110件目を表示中)

    業種
    半導体メーカー
    職種
    半導体設計
    年収
    1,200万円~1,500万円
    勤務地
    東京都、神奈川県、京都府

    外資系企業

    ベンチャー企業

    転勤なし

    土日祝休み

    リモートワーク可

    仕事内容:
    高速インターフェースの回路設計開発,アーキテクト

    (1)SerDes用のアナログフロントエンド回路の設計、レイアウト設計
    (2)高速IF LSI用の各種要素回路の設計、レイアウト設計
    (3)物理層(電気および論理)の通信規格の測定、評価
    (4)高速I/Fのパッケージ,基板(PCB) の設計、評価
    (5)通信IF LSIのテスト

    求人番号:131976

    企業名非公開

    54458 Sr Mgr, Test Engineering (ラインマネジャー)

    業種
    半導体メーカー
    職種
    設計開発、半導体設計、生産技術、プロセス開発
    年収
    900万円~1,100万円
    勤務地
    東京都

    上場企業

    大手企業

    管理職・マネージャー

    英語力が必要

    土日祝休み

    仕事内容:
    ・新製品開発におけるテストエンジニアのチームを管理し、リードする
    (コンセプトからテスト計画、HW設計、SW開発、認定、サンプリング、検証、生産リリースまで)
    ・最新のATEプラットフォームに関する豊富な知識/テストコスト削減技術に関する実務
    ・テストコスト削減目標を達成するための革新的な改善でチームを導く
    ・チーム内の技術革新とプロセス改善を推進
    ・チーム内の人材育成を推進する
    ・クロスファンクション開発チームとの成果物の整合性の確保

    業種
    半導体メーカー
    職種
    設計開発、半導体設計
    年収
    700万円~1,200万円
    勤務地
    神奈川県
    仕事内容:
    - スタンダードセル回路の定義、 スケマテック、レイアウト及び検証からデザインの作成
    - 業界標準のシミレーションツール(例えばHspice, Spectre)を用いてのディープサブミクロンCMOSテクノロジーのスケマテックデザインの実施。
    - TSMCテクノロジーのベストPPA (Power、Performance、Area:消費電力、性能、チップ面積)に到達するように回路の最適化を行う。
    - リーディング・テック・ノードの為の回路パスファインディングとイノベーション
    - IoTアプリケーションの為のサブ・スレッシュホールド・ボルテージ回路デザイン
    - レイアウトエンジニアと共同でスピード、パワー及びEMIRのアーチテクチャー最適化を行う.


    - Define standard cell circuit requirement and complete design from schematic, layout and verification.
    - Conduct schematic design of deep-submicron CMOS technologies using industrial standard simulation tool, such as Hspice and/or Spectre.
    - Optimize circuit to achieve best PPA for TSMC technology
    - Path finding and innovation of circuit design for leading edge tech nodes
    - Sub threshold voltage circuit design for IoT application.
    - Co-work with layout engineer to define architecture optimized for speed, power, and EMIR.


    求人番号:71597

    半導体専業ICファンドリーメーカー

    最大手ファンダリーのMemory Design Engineer and Managerを募集します。

    業種
    半導体メーカー
    職種
    設計開発、半導体設計
    年収
    700万円~1,200万円
    勤務地
    神奈川県
    仕事内容:
    *SRAM architecture design
    *Read and write critical path design and analysis
    *Design of key building blocks (sensing, analog, high voltage, DFT)
    *Chip-level design verification
    *Embedded non-volatile memory compiler and productization
    *Co-work with product/reliability engineer on silicon characterization and reliability qualification
    業種
    半導体メーカー
    職種
    設計開発、半導体設計
    年収
    700万円~1,200万円
    勤務地
    神奈川県
    仕事内容:
    - 最先端テクノロジーに対するスタンダードセル キャラクタライゼーション手法の
     定義と実現
    -新規セル及び新たなキャラクタライゼーションのパスファインディングとイノベーション

    - IoTアプリケーションに対するサブ・スレッシュホールド・ボルテージ キャラクタライゼーションの定義
    -最先端の顧客要求に合うような最高クラスのライブラリーキャラクタライゼーション フローの開発
    -EDAツールベンダーとコミュニケーションをとりプロダクションで発見された問題の解決を行う


    - Define and implement standard cell characterization methodology for leading edge technology.
    - Path finding and innovation of new cell and/or new feature characterization
    - Define sub threshold voltage characterization for IoT application.
    - Develop best-in-class library characterization production flow to meet advanced customers’ requirement.
    - Communication with EDA tool vendor to resolve issues found in production.



    求人番号:71601

    半導体専業ICファンドリーメーカー

    最大手ファンダリーの レイアウト エンジニア/マネジャーを募集します。

    業種
    半導体メーカー
    職種
    設計開発、半導体設計
    年収
    700万円~1,200万円
    勤務地
    神奈川県
    仕事内容:
    -RDR(リストリクテッド・デザイン・ルール)デザインルールのオプティマイゼーション
    -最先端テクノロジーのスタンダードセル/IOライブラリー、メモリー及びアナログIPの開発
    - メモリーIP、コンパイラー、テストビークルの開発
    - スタンダードセル/IOライブラリー、アナログIPの開発
    - エリアとパフォーマンスのデザインルール トレードオフの提供
    - エリアに於けるRDRインパクト低減の為のスタンダードセル/IOライブラリー、メモリー、アナログIPのレイアウトソリューションの発見


    * RDR design rules optimization.
    * Develop Standard Cell/IO Library Memory and Analog IPs in advanced technology.
    * Develop Memory IPs, Compiler and Test Vehicle.
    * Develop Standard Cell/IO Library and Analog. IPs
    * Provide design rules trade-off on area and performance.
    * Find layout solution for Standard Cell/IO Library Memory and Analog IPs to reduce RDR impact on area.

    求人番号:71728

    最大手半導体ファンダリー 日本デザインセンター

    テストチップ設計マネージャ

    業種
    半導体メーカー
    職種
    半導体設計
    年収
    年収非公開
    勤務地
    神奈川県

    外資系企業

    大手企業

    英語力が必要

    転勤なし

    土日祝休み

    仕事内容:
    テストチップ設計
    業種
    家電・通信 、半導体メーカー
    職種
    スマートフォンSE、半導体設計
    年収
    1,000万円~1,300万円
    勤務地
    東京都

    外資系企業

    海外出張

    英語力が必要

    土日祝休み

    リモートワーク可

    仕事内容:
    1. Support customers for spec confirmation, communicate with our team and cowork with customer to confirm project requirement and spec
    2. Support customers during development, help communication between customers and our Taiwan/China/India team, understand customer’s requirement and our development process.
    3. Support customers during testing. First line analysis the issues, and cowork with our team to fix the issues.
    4. Project Management for customers’ smartphone and 5G related projects
    5. Support our team to promote our products to customers.
    業種
    半導体メーカー
    職種
    半導体設計
    年収
    1,000万円~1,600万円
    勤務地
    東京都

    外資系企業

    管理職・マネージャー

    海外出張

    英語力が必要

    土日祝休み

    仕事内容:
    ・エンジニアのチームを管理して、プロジェクトの目標を達成します。採用とトレーニング、リソースの割り当て、
    スケジュールの計画と管理、目標を設定し、パフォーマンスレビューを実施し、設計フローと共同作業モデルを最適化します
    ・実現可能性評価、仕様定義、回路設計、レイアウト、ポストシリコン評価を監視および支援し、
    プロジェクト目標を達成するための改訂、データシートの作成とリリース、および顧客の問題解決
    ・IP /製品の競争力を強化するための高度な回路技術のベンチマーク、計画、開発、および獲得
    ・キャリアアップを達成するためのチームメンバーの能力を開発する
    ・海外組織のメンバーと口頭および書面(英語または中国語)でコミュニケーションする
    ・海外のサイトへの出張 例:台湾

    -

11 110件目を表示中)

  1. 1
  2. 2

今回の検索条件

業種

半導体メーカー

職種

半導体設計

保存した検索条件

求人検索

業種
職種
勤務地
希望年収
  • 円以上

  • 円以下

{{e}}

応募条件
フリーワード

{{e}}

企業名

{{e}}

求人ID

半角数字のみで入力してください。

担当コンサルタント
こだわり条件

この条件の求人件数:

転職支援サービスへの登録、利用はすべて無料

キャリア相談もお気軽にご相談ください。

無料転職支援を申し込む

保存した検索条件

10件まで保存できます。それ以上保存した場合は、保存日の古いものから削除されます。