募集要項

募集背景

日本に於けるR＆Dセンター立ち上げの為の採用

仕事内容

担当する業務の概略
設計エンジニアは、既存のアーキテクチャ、ソリューション、および機能に基づいて、既存のデバイスファミリーに対する回路設計を行います。SPICEモデルに基づいて、シミュレーションおよび検証により設計します。ICチップの設計は、パッケージサイズに見合うように回路設計され、既存のアセンブリルールで検証されます。

担当する業務の具体的内容
既存技術におけるパワーマネジメント集積回路、チップレイアウトおよび配線図の設計。DC / DCおよびLEDドライバーの経験があれば尚可。
FMEAおよびリスク評価の実施
データシートスペックの提案を含む仕様提案シートの設定
データシート作成のための技術文書作成者への技術的な説明に対する対応
トランジスタレベルの回路図とテストベンチの作成
シミュレーションを実行することによる（ブロック）設計の機能的およびパラメトリック検証
チップのマスクレイアウトとボンディングワイヤリングの検証
IBISモジュールの提供
プロジェクトリーダーとシステム設計者に設計の進捗状況と問題を提供します
順調に進むためのソリューションを見つけ、やむを得ない場合はリーダーに報告します
ピアデザインレビューを実行します
ゲートへの入力を保護し、高品質を保ちます
シックスシグマおよびDFMの設計方法とガイドラインを適用します
設計データベースとgds2ファイルのアーカイブ
設計ドキュメントを作成し、ファミリーデバイスの資料を保管します
PMおよびQAによって提起された、顧客の苦情、質問、および要求をサポートします
手持ちの製品に関する知識を維持および共有します
トレーニングとスキルの進歩の機会を提供します

ポジション

デザインエンジニア

応募条件

■求める学歴
大学以上
■求める経験
必要とされる職歴
電子工学の学士または修士
アナログICの設計とレイアウト
SPICEベースのシミュレーション
独自のタスクの計画を立て、計画を満たすためのコミットメントを示します
業務の計画を立て、計画を満たすため専念する姿勢を示すことができる。
イニシアチブを示し、率先して作業を実施する意思を持っている
顧客志向と品質の考え方を持っている
分析スキルと論理的なアプローチを適用する能力を備えています
日本語でのコミュニケーション能力。英語のコミュニケーションスキルを持っている方が望ましい


■マネジメント経験
不要

雇用形態

正社員

勤務地

大分、東京、大阪

年収

800万円～1,500万円

担当コンサルタント

類似求人

• 求人番号：131976

  企業名非公開

  54458 Sr Mgr, Test Engineering　（ラインマネジャー）

  業種

  半導体メーカー

  職種

  設計開発、半導体設計、生産技術、プロセス開発

  年収

  900万円～1,100万円

  勤務地

  東京都

  上場企業

  大手企業

  管理職・マネージャー

  英語力が必要

  土日祝休み

  仕事内容：

  ・新製品開発におけるテストエンジニアのチームを管理し、リードする
  （コンセプトからテスト計画、HW設計、SW開発、認定、サンプリング、検証、生産リリースまで）
  ・最新のATEプラットフォームに関する豊富な知識/テストコスト削減技術に関する実務
  ・テストコスト削減目標を達成するための革新的な改善でチームを導く
  ・チーム内の技術革新とプロセス改善を推進
  ・チーム内の人材育成を推進する
  ・クロスファンクション開発チームとの成果物の整合性の確保
  
  

  詳細情報 エントリー
• 求人番号：71594

  半導体専業ICファンドリーメーカー

  最大手ファンダリー/デザインセンター スタンダードセル デザインエンジニア/テック マネジャーを募集します。

  業種

  半導体メーカー

  職種

  設計開発、半導体設計

  年収

  700万円～1,200万円

  勤務地

  神奈川県

  仕事内容：

  -　スタンダードセル回路の定義、　スケマテック、レイアウト及び検証からデザインの作成
  -　業界標準のシミレーションツール（例えばHspice, Spectre）を用いてのディープサブミクロンCMOSテクノロジーのスケマテックデザインの実施。
  -　TSMCテクノロジーのベストPPA （Power、Performance、Area：消費電力、性能、チップ面積）に到達するように回路の最適化を行う。
  -　リーディング・テック・ノードの為の回路パスファインディングとイノベーション
  -　IoTアプリケーションの為のサブ・スレッシュホールド・ボルテージ回路デザイン
  -　レイアウトエンジニアと共同でスピード、パワー及びEMIRのアーチテクチャー最適化を行う.
  
  
  - Define standard cell circuit requirement and complete design from schematic, layout and verification.
  - Conduct schematic design of deep-submicron CMOS technologies using industrial standard simulation tool, such as Hspice and/or Spectre.
  - Optimize circuit to achieve best PPA for TSMC technology
  - Path finding and innovation of circuit design for leading edge tech nodes
  - Sub threshold voltage circuit design for IoT application.
  - Co-work with layout engineer to define architecture optimized for speed, power, and EMIR.
  
  
  

  詳細情報 エントリー
• 求人番号：71597

  半導体専業ICファンドリーメーカー

  最大手ファンダリーのMemory Design Engineer and Managerを募集します。

  業種

  半導体メーカー

  職種

  設計開発、半導体設計

  年収

  700万円～1,200万円

  勤務地

  神奈川県

  仕事内容：

  ＊SRAM architecture design
  ＊Read and write critical path design and analysis
  ＊Design of key building blocks (sensing, analog, high voltage, DFT)
  ＊Chip-level design verification
  ＊Embedded non-volatile memory compiler and productization
  ＊Co-work with product/reliability engineer on silicon characterization and reliability qualification
  

  詳細情報 エントリー
• 求人番号：71598

  半導体専業ICファンドリーメーカー

  最大手ファンダリー/デザインセンター スタンダードセル キャラクタライゼーション エンジニア/テック マネジャーを募集します。

  業種

  半導体メーカー

  職種

  設計開発、半導体設計

  年収

  700万円～1,200万円

  勤務地

  神奈川県

  仕事内容：

  - 最先端テクノロジーに対するスタンダードセル　キャラクタライゼーション手法の
  　定義と実現
  -新規セル及び新たなキャラクタライゼーションのパスファインディングとイノベーション
  
  - IoTアプリケーションに対するサブ・スレッシュホールド・ボルテージ　キャラクタライゼーションの定義
  -最先端の顧客要求に合うような最高クラスのライブラリーキャラクタライゼーション　フローの開発
  -EDAツールベンダーとコミュニケーションをとりプロダクションで発見された問題の解決を行う
  
  
  - Define and implement standard cell characterization methodology for leading edge technology.
  - Path finding and innovation of new cell and/or new feature characterization
  - Define sub threshold voltage characterization for IoT application.
  - Develop best-in-class library characterization production flow to meet advanced customers’ requirement.
  - Communication with EDA tool vendor to resolve issues found in production.
  
  
  
  

  詳細情報 エントリー
• 求人番号：71601

  半導体専業ICファンドリーメーカー

  最大手ファンダリーの レイアウト エンジニア/マネジャーを募集します。

  業種

  半導体メーカー

  職種

  設計開発、半導体設計

  年収

  700万円～1,200万円

  勤務地

  神奈川県

  仕事内容：

  -RDR（リストリクテッド・デザイン・ルール）デザインルールのオプティマイゼーション
  -最先端テクノロジーのスタンダードセル/IOライブラリー、メモリー及びアナログIPの開発
  -　メモリーIP、コンパイラー、テストビークルの開発
  -　スタンダードセル/IOライブラリー、アナログIPの開発
  -　エリアとパフォーマンスのデザインルール　トレードオフの提供
  -　エリアに於けるRDRインパクト低減の為のスタンダードセル/IOライブラリー、メモリー、アナログIPのレイアウトソリューションの発見
  
  
  * RDR design rules optimization.
  * Develop Standard Cell/IO Library Memory and Analog IPs in advanced technology.
  * Develop Memory IPs, Compiler and Test Vehicle.
  * Develop Standard Cell/IO Library and Analog. IPs
  * Provide design rules trade-off on area and performance.
  * Find layout solution for Standard Cell/IO Library Memory and Analog IPs to reduce RDR impact on area.
  
  

  詳細情報 エントリー