募集要項

募集背景

#新型コロナ禍でも積極採用中

仕事内容

・エンジニアのチームを管理して、プロジェクトの目標を達成します。採用とトレーニング、リソースの割り当て、
スケジュールの計画と管理、目標を設定し、パフォーマンスレビューを実施し、設計フローと共同作業モデルを最適化します
・実現可能性評価、仕様定義、回路設計、レイアウト、ポストシリコン評価を監視および支援し、
プロジェクト目標を達成するための改訂、データシートの作成とリリース、および顧客の問題解決
・IP /製品の競争力を強化するための高度な回路技術のベンチマーク、計画、開発、および獲得
・キャリアアップを達成するためのチームメンバーの能力を開発する
・海外組織のメンバーと口頭および書面（英語または中国語）でコミュニケーションする
・海外のサイトへの出張　例：台湾

-

ポジション

【新型コロナ禍でも積極採用中】アナログデザインチームリーダー（マネジャー、又はシニアマネジャー）

応募条件

■求める学歴
大卒以上
■求める経験
?電気工学または関連分野の修士号。インダストリー業界で10～20年の経験、または同等の実務経験
?10人以上のメンバーがいるチームの管理経験
?アナログ・ミックスシグナルの回路設計経験/ADC、DAC、PGA、アナログフロントエンド、
オーディオコーデックとオーディオアンプ。
?高速アナログCMOS回路設計のバックグランドとSerDesミックスドシグナルの設計と検証に精通していること。
?スマートフォン、IOT、自動車、およびASIC製品用のパワーマネジメント回路の設計と検証に精通していること
（例：スイッチングレギュレータ、低ドロップアウトリニアレギュレータ、バッテリーマネージメント回路）

-Master's degree in electrical engineering or related field with 10~20 years of industry experience,
or equivalent practical experience
-Experience in management of teams with 10+ members
-Familiar with analog/mixed signal circuit design with experience in ADC, DAC, PGA, Analog-Front-End,
Audio Codec and Audio Amplifiers.
-Solid background in high-speed analog CMOS circuit design & familiar with SerDes mixed signal design and verification
-Familiar with power management circuit design and verification (EX: switching regulators, low dropout linear regulators,

■マネジメント経験
必要

必要スキル

■求める英語レベル詳細
ビジネスレベル

雇用形態

正社員

転勤

無

年収

1,000万円～1,600万円

担当者メッセージ

世界4大ファブレスASIC,ASSPベンダーのビジネスデベロプメントダイレクターとしてご活躍頂けます。

管理コード

事業概要

事業概要

ファブレス半導体メーカー

担当コンサルタント

類似求人

• 求人番号：75594

  外資系半導体メーカー

  【外資系半導体メーカー】Serdes PHY 設計経験者（アーキテクト）（特にMIPI設計経験者）

  業種

  半導体メーカー

  職種

  半導体設計

  年収

  1,200万円～1,500万円

  勤務地

  東京都、神奈川県、京都府

  外資系企業

  ベンチャー企業

  転勤なし

  土日祝休み

  リモートワーク可

  仕事内容：

  高速インターフェースの回路設計開発，アーキテクト
  
  （１）SerDes用のアナログフロントエンド回路の設計、レイアウト設計
  （２）高速IF LSI用の各種要素回路の設計、レイアウト設計
  （３）物理層(電気および論理)の通信規格の測定、評価
  （４）高速I/Fのパッケージ，基板(PCB)　の設計、評価
  （５）通信IF LSIのテスト
  
  

  詳細情報 エントリー
• 求人番号：131976

  企業名非公開

  54458 Sr Mgr, Test Engineering　（ラインマネジャー）

  業種

  半導体メーカー

  職種

  設計開発、半導体設計、生産技術、プロセス開発

  年収

  900万円～1,100万円

  勤務地

  東京都

  上場企業

  大手企業

  管理職・マネージャー

  英語力が必要

  土日祝休み

  仕事内容：

  ・新製品開発におけるテストエンジニアのチームを管理し、リードする
  （コンセプトからテスト計画、HW設計、SW開発、認定、サンプリング、検証、生産リリースまで）
  ・最新のATEプラットフォームに関する豊富な知識/テストコスト削減技術に関する実務
  ・テストコスト削減目標を達成するための革新的な改善でチームを導く
  ・チーム内の技術革新とプロセス改善を推進
  ・チーム内の人材育成を推進する
  ・クロスファンクション開発チームとの成果物の整合性の確保
  
  

  詳細情報 エントリー
• 求人番号：71594

  半導体専業ICファンドリーメーカー

  最大手ファンダリー/デザインセンター スタンダードセル デザインエンジニア/テック マネジャーを募集します。

  業種

  半導体メーカー

  職種

  設計開発、半導体設計

  年収

  700万円～1,200万円

  勤務地

  神奈川県

  仕事内容：

  -　スタンダードセル回路の定義、　スケマテック、レイアウト及び検証からデザインの作成
  -　業界標準のシミレーションツール（例えばHspice, Spectre）を用いてのディープサブミクロンCMOSテクノロジーのスケマテックデザインの実施。
  -　TSMCテクノロジーのベストPPA （Power、Performance、Area：消費電力、性能、チップ面積）に到達するように回路の最適化を行う。
  -　リーディング・テック・ノードの為の回路パスファインディングとイノベーション
  -　IoTアプリケーションの為のサブ・スレッシュホールド・ボルテージ回路デザイン
  -　レイアウトエンジニアと共同でスピード、パワー及びEMIRのアーチテクチャー最適化を行う.
  
  
  - Define standard cell circuit requirement and complete design from schematic, layout and verification.
  - Conduct schematic design of deep-submicron CMOS technologies using industrial standard simulation tool, such as Hspice and/or Spectre.
  - Optimize circuit to achieve best PPA for TSMC technology
  - Path finding and innovation of circuit design for leading edge tech nodes
  - Sub threshold voltage circuit design for IoT application.
  - Co-work with layout engineer to define architecture optimized for speed, power, and EMIR.
  
  
  

  詳細情報 エントリー
• 求人番号：71597

  半導体専業ICファンドリーメーカー

  最大手ファンダリーのMemory Design Engineer and Managerを募集します。

  業種

  半導体メーカー

  職種

  設計開発、半導体設計

  年収

  700万円～1,200万円

  勤務地

  神奈川県

  仕事内容：

  ＊SRAM architecture design
  ＊Read and write critical path design and analysis
  ＊Design of key building blocks (sensing, analog, high voltage, DFT)
  ＊Chip-level design verification
  ＊Embedded non-volatile memory compiler and productization
  ＊Co-work with product/reliability engineer on silicon characterization and reliability qualification
  

  詳細情報 エントリー
• 求人番号：71598

  半導体専業ICファンドリーメーカー

  最大手ファンダリー/デザインセンター スタンダードセル キャラクタライゼーション エンジニア/テック マネジャーを募集します。

  業種

  半導体メーカー

  職種

  設計開発、半導体設計

  年収

  700万円～1,200万円

  勤務地

  神奈川県

  仕事内容：

  - 最先端テクノロジーに対するスタンダードセル　キャラクタライゼーション手法の
  　定義と実現
  -新規セル及び新たなキャラクタライゼーションのパスファインディングとイノベーション
  
  - IoTアプリケーションに対するサブ・スレッシュホールド・ボルテージ　キャラクタライゼーションの定義
  -最先端の顧客要求に合うような最高クラスのライブラリーキャラクタライゼーション　フローの開発
  -EDAツールベンダーとコミュニケーションをとりプロダクションで発見された問題の解決を行う
  
  
  - Define and implement standard cell characterization methodology for leading edge technology.
  - Path finding and innovation of new cell and/or new feature characterization
  - Define sub threshold voltage characterization for IoT application.
  - Develop best-in-class library characterization production flow to meet advanced customers’ requirement.
  - Communication with EDA tool vendor to resolve issues found in production.
  
  
  
  

  詳細情報 エントリー