求人番号：71594
半導体専業ICファンドリーメーカー
最大手ファンダリー/デザインセンター スタンダードセル デザインエンジニア/テック マネジャーを募集します。
- 業種
- 半導体メーカー
- 職種
- 設計開発、半導体設計
- 年収
- 700万円～1,200万円
- 勤務地
- 神奈川県
- 仕事内容：
- - スタンダードセル回路の定義、 スケマテック、レイアウト及び検証からデザインの作成
- 業界標準のシミレーションツール（例えばHspice, Spectre）を用いてのディープサブミクロンCMOSテクノロジーのスケマテックデザインの実施。
- TSMCテクノロジーのベストPPA （Power、Performance、Area：消費電力、性能、チップ面積）に到達するように回路の最適化を行う。
- リーディング・テック・ノードの為の回路パスファインディングとイノベーション
- IoTアプリケーションの為のサブ・スレッシュホールド・ボルテージ回路デザイン
- レイアウトエンジニアと共同でスピード、パワー及びEMIRのアーチテクチャー最適化を行う.
- Define standard cell circuit requirement and complete design from schematic, layout and verification.
- Conduct schematic design of deep-submicron CMOS technologies using industrial standard simulation tool, such as Hspice and/or Spectre.
- Optimize circuit to achieve best PPA for TSMC technology
- Path finding and innovation of circuit design for leading edge tech nodes
- Sub threshold voltage circuit design for IoT application.
- Co-work with layout engineer to define architecture optimized for speed, power, and EMIR.